由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 有没有牛人知道怎么去分析dual-loop或者multi-loop LDO的AC analysis?
相关主题
opening for senior analog design engineer (转载)问一下,RF还是Mixed signal
LDO load current transientAsk a basic communications question
问一个关于LDO的问题选课请教 RF IC? Digital?
求教示波器频谱仪灵敏度差距的技术原因Entry Level Phd positions
真心求教,关于Gatech为什么大家都这么热衷于技术呢?
博士二年级,analog/RF IC 方向求推荐2011秋季实习analog\mixed signal system level design
65度的phase margin是不是太少了?Mixed Signal IC Design engineer position (industry experience required)
想跳槽了,2年模拟 IC design 有兴趣的头条求SAR logic的 verilogA code
相关话题的讨论汇总
话题: loop话题: ac话题: ugf话题: pm话题: global
进入EE版参与讨论
1 (共1页)
d********g
发帖数: 11948
1
整体phaseMargin高于60 但是系统transient不稳定;如果是dual-loop,怎么去分析AC
phaseMargin?比如,整体feedback的pm>60,中间cbf loop的pm<45;这个怎么去分析
?是看整体UGF下的cbf phase还是单独分开看,然后怎么去综合分析pm?有没有人知道
l***e
发帖数: 421
2
看global loop的PM 和Gain margin. 如果PM>60 deg, GM>10dB, transient 应该稳定
, 这时, global loop 中包括的local loop一般也是稳定的, 或者local loop所产
生的 complex pole pair 离global loop的UGF很远。
z***y
发帖数: 219
3
是看global的phase margin,
但内部的feedback的close loop gain作为一个module,计算进
总的open loop。
二层feedback 都要分别满足稳定条件

AC

【在 d********g 的大作中提到】
: 整体phaseMargin高于60 但是系统transient不稳定;如果是dual-loop,怎么去分析AC
: phaseMargin?比如,整体feedback的pm>60,中间cbf loop的pm<45;这个怎么去分析
: ?是看整体UGF下的cbf phase还是单独分开看,然后怎么去综合分析pm?有没有人知道
: ?

d********g
发帖数: 11948
4

谢谢 这个二层的feedback的pm的0 crossover从哪里看?是看global loop的ugf点还是
单独看?

【在 z***y 的大作中提到】
: 是看global的phase margin,
: 但内部的feedback的close loop gain作为一个module,计算进
: 总的open loop。
: 二层feedback 都要分别满足稳定条件
:
: AC

z***y
发帖数: 219
5
当然是global loop的ugf点,
一般内层的BW要大于global的,
限制frequency的主要是外层
d********g
发帖数: 11948
6
整体phaseMargin高于60 但是系统transient不稳定;如果是dual-loop,怎么去分析AC
phaseMargin?比如,整体feedback的pm>60,中间cbf loop的pm<45;这个怎么去分析
?是看整体UGF下的cbf phase还是单独分开看,然后怎么去综合分析pm?有没有人知道
l***e
发帖数: 421
7
看global loop的PM 和Gain margin. 如果PM>60 deg, GM>10dB, transient 应该稳定
, 这时, global loop 中包括的local loop一般也是稳定的, 或者local loop所产
生的 complex pole pair 离global loop的UGF很远。
z***y
发帖数: 219
8
是看global的phase margin,
但内部的feedback的close loop gain作为一个module,计算进
总的open loop。
二层feedback 都要分别满足稳定条件

AC

【在 d********g 的大作中提到】
: 整体phaseMargin高于60 但是系统transient不稳定;如果是dual-loop,怎么去分析AC
: phaseMargin?比如,整体feedback的pm>60,中间cbf loop的pm<45;这个怎么去分析
: ?是看整体UGF下的cbf phase还是单独分开看,然后怎么去综合分析pm?有没有人知道
: ?

d********g
发帖数: 11948
9

谢谢 这个二层的feedback的pm的0 crossover从哪里看?是看global loop的ugf点还是
单独看?

【在 z***y 的大作中提到】
: 是看global的phase margin,
: 但内部的feedback的close loop gain作为一个module,计算进
: 总的open loop。
: 二层feedback 都要分别满足稳定条件
:
: AC

z***y
发帖数: 219
10
当然是global loop的ugf点,
一般内层的BW要大于global的,
限制frequency的主要是外层
l******C
发帖数: 93
11
如果是多层loop的话,越里面的loop bw要越大

AC

【在 d********g 的大作中提到】
: 整体phaseMargin高于60 但是系统transient不稳定;如果是dual-loop,怎么去分析AC
: phaseMargin?比如,整体feedback的pm>60,中间cbf loop的pm<45;这个怎么去分析
: ?是看整体UGF下的cbf phase还是单独分开看,然后怎么去综合分析pm?有没有人知道
: ?

w********u
发帖数: 90
12
楼上的有道理。
比如 boost converter , current loop has larger bandwidth than the voltage
loop.
不知道这样对不对, main loop should have the smallest bandwidth comparing
with subloop, 请牛人论证下这个对不对,我目前还不知道如何很smooth的解释这个论
点。
And of course, if the circuit has two loops, but, they are not activated at
the same time, but one loop can control the other loop,
such as short protection in buffer circuit (or LDO),then, individual loop
should be compensated individually.
a**********y
发帖数: 233
13
这个观点,我觉得不对。一个loop的bw要求主要是看这个loop所要流过的信号的频率。
在boost里面,如果用current mode的话,也就里面的loop的话,因为它要compensate
slope 是在相对高的频率的,所以,他的bw要大。而外部,voltage loop因为有一个rc
delay,和较低的 主pole,所以带宽较低。但是hybrid mode中,内部的loop 就比外
部的要小。主要是看你所要处理的信号的。

at

【在 w********u 的大作中提到】
: 楼上的有道理。
: 比如 boost converter , current loop has larger bandwidth than the voltage
: loop.
: 不知道这样对不对, main loop should have the smallest bandwidth comparing
: with subloop, 请牛人论证下这个对不对,我目前还不知道如何很smooth的解释这个论
: 点。
: And of course, if the circuit has two loops, but, they are not activated at
: the same time, but one loop can control the other loop,
: such as short protection in buffer circuit (or LDO),then, individual loop
: should be compensated individually.

w********u
发帖数: 90
14
谢谢楼上的discussion,
刚才搜索了下什么是hybrid, 理解如下:
outer loop: ADC and digital compensated voltage loop
inner loop: DAC controlled current reference
(it can be slower than outer loop, since DAC can be slow, thus it can have "
cycle limited oscillation")
thus, for hybrid system, it is not easy to specific which is the main loop...
both loop can be fast is that the reason they build the hybrid system, to
speed up the outer loop?
1 (共1页)
进入EE版参与讨论
相关主题
求SAR logic的 verilogA code真心求教,关于Gatech
关于on-site的几个问题!博士二年级,analog/RF IC 方向求推荐2011秋季实习
Delta-Sigma ADC 问题求教65度的phase margin是不是太少了?
Job: Analog opening at Bay area.想跳槽了,2年模拟 IC design 有兴趣的头条
opening for senior analog design engineer (转载)问一下,RF还是Mixed signal
LDO load current transientAsk a basic communications question
问一个关于LDO的问题选课请教 RF IC? Digital?
求教示波器频谱仪灵敏度差距的技术原因Entry Level Phd positions
相关话题的讨论汇总
话题: loop话题: ac话题: ugf话题: pm话题: global