U***e
发帖数: 26 | 1 请问需要读取80 MHz 的时钟信号并产生同步的但是频率降低的时钟信号输出，用什么
方案比较好呢？实验要求主要是读取80 MHz的外部时钟信号和一个1k到30kHz的TTL信号
，并同步，然后输出对应的时钟信号给AD。非相关专业，不知道采用什么板卡比较好。
多谢。 |
h****n
发帖数: 4960 | 2 spartan 3就够了
【在 U***e 的大作中提到】
: 请问需要读取80 MHz 的时钟信号并产生同步的但是频率降低的时钟信号输出，用什么
: 方案比较好呢？实验要求主要是读取80 MHz的外部时钟信号和一个1k到30kHz的TTL信号
: ，并同步，然后输出对应的时钟信号给AD。非相关专业，不知道采用什么板卡比较好。
: 多谢。
|
x***y
发帖数: 830 | 3
感觉用个挺简单的counter就能实现。FPGA足够快就行了。
【在 U***e 的大作中提到】
: 请问需要读取80 MHz 的时钟信号并产生同步的但是频率降低的时钟信号输出，用什么
: 方案比较好呢？实验要求主要是读取80 MHz的外部时钟信号和一个1k到30kHz的TTL信号
: ，并同步，然后输出对应的时钟信号给AD。非相关专业，不知道采用什么板卡比较好。
: 多谢。
|
U***e
发帖数: 26 | 4 谢谢，具体买哪款呢？一块开发板就行吗，还是需要配额外的电路输出输入什么的。
【在 h****n 的大作中提到】
: spartan 3就够了
|
U***e
发帖数: 26 | 5 多谢，有推荐的具体型号吗？
【在 x***y 的大作中提到】
:
: 感觉用个挺简单的counter就能实现。FPGA足够快就行了。
|
