CADENCE schematic /layout design中的callback - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - CADENCE schematic /layout design中的callback

相关主题
● from schematic to layout
● 请问OrCAD和Allegro的区别
● cadence的快捷键
● 请教circuit simulation的两个问题
● Switch Model in Cadence Virtuoso Schematic Editing
● Cadence不能打开SchematicL了
● apple的那么复杂的pcb用什么工具设计仿真的？
● 请问：想做VLSI要学什么软件和语言啊
● 有人会用Cadence吗？
● 请教高手：怎么将encounter导入virtuoso？

相关话题的讨论汇总
话题: schematic话题: callback话题: cadence

进入EE版参与讨论

(共1页)

a******e
发帖数: 80

在指定transistor's 的尺寸时，当确定了width strip和number of gates后，应该自
动计算出total width，但是我的callback function被turned off了，哪位大虾知道怎
么把它enable啊
谢谢，我用的virtuoso schematic

(共1页)

进入EE版参与讨论

相关主题
● 请教高手：怎么将encounter导入virtuoso？
● AMS simulator in Cadence Virtuoso ADE
● 贴一个EDA job opening
● Job Opening for Layout Physical Verification Engineer
● Qualcomm Mask Layout Interview
● 请教一个cadence问题
● 另外一个cadence里的plot的问题
● 有人熟CADENCE 的ICFB吗??
● 怎么在家里的windows下做电路仿真？
● Cadence的Mixed signal IC design Flow

相关话题的讨论汇总
话题: schematic话题: callback话题: cadence

boards