x****g
发帖数: 2000 | 1 原理图如下，
Razavi Fig 11.31b.
就是一个PTAT电流源，
现在考虑他的psrr，求指教点PSRR传输函数主零点的位置的表达式，
power supply rejection在第二张图。dB20(Iout/Vdd),单位是dBS
我自已估计的零点位置跟仿真对不上，我看不出来这个零点是在哪个node产生的？
大虾能给个简单的表达式吗？类似1/RC LG之类的式子？
拜谢！ |
ET
发帖数: 10701 | 2 1)你尝试过dc analysis, 你的ptat工作吗？
2） -2.5v从哪里可以得到？
3）nmos 的body接到-2.5v , 如果是个1个well的工艺，整个衬底都是-2.5v. 如果是do
uble-well technology, 假设你的substrate接地
， nmos在pwell里， pwell是-2.5v .这个说得过去。
3） 右腿和左腿完全对称，假设q2和q1 base area不一样，也就是左右腿的电流差n倍，
我不知道transistors 的bias point是会怎么样。
4）这个psrr的模拟办法我第一见。
【在 x****g 的大作中提到】
: 原理图如下，
: Razavi Fig 11.31b.
: 就是一个PTAT电流源，
: 现在考虑他的psrr，求指教点PSRR传输函数主零点的位置的表达式，
: power supply rejection在第二张图。dB20(Iout/Vdd),单位是dBS
: 我自已估计的零点位置跟仿真对不上，我看不出来这个零点是在哪个node产生的？
: 大虾能给个简单的表达式吗？类似1/RC LG之类的式子？
: 拜谢！
|
x****g
发帖数: 2000 | 3 谢谢。。
1.工作，仿真过,原来是有start-up电路的，不过我在图里面删掉了.
2.我用+,-2.5V双电源
3.AMI0.6 NWell，N well接最低电压Vss
3.sorry, diode的没有标注，1:8
4.叫不叫psrr没关系，测的是Vdd到Iout的传输函数
do
倍，
【在 ET 的大作中提到】
: 1)你尝试过dc analysis, 你的ptat工作吗？
: 2） -2.5v从哪里可以得到？
: 3）nmos 的body接到-2.5v , 如果是个1个well的工艺，整个衬底都是-2.5v. 如果是do
: uble-well technology, 假设你的substrate接地
: ， nmos在pwell里， pwell是-2.5v .这个说得过去。
: 3） 右腿和左腿完全对称，假设q2和q1 base area不一样，也就是左右腿的电流差n倍，
: 我不知道transistors 的bias point是会怎么样。
: 4）这个psrr的模拟办法我第一见。
|
ET
发帖数: 10701 | 4 现实中， -2.5v哪来？在集成工艺里。。
nwell 接vss, substrate ground， 一个正向pn结，整个substrate全是电流。
再说了，你的nwell接的是vdd.
【在 x****g 的大作中提到】
: 谢谢。。
: 1.工作，仿真过,原来是有start-up电路的，不过我在图里面删掉了.
: 2.我用+,-2.5V双电源
: 3.AMI0.6 NWell，N well接最低电压Vss
: 3.sorry, diode的没有标注，1:8
: 4.叫不叫psrr没关系，测的是Vdd到Iout的传输函数
:
: do
: 倍，
|
x****g
发帖数: 2000 | 5 现实生活中，我不用gnd了，只有vdd和vss，
我这接法没错，咱谈谈正事吧
【在 ET 的大作中提到】
: 现实中， -2.5v哪来？在集成工艺里。。
: nwell 接vss, substrate ground， 一个正向pn结，整个substrate全是电流。
: 再说了，你的nwell接的是vdd.
|
s*******y
发帖数: 4173 | 6 我感觉你这个ptat由于用了cascode current mirror和电阻
r3，R4组成负反馈，搞得传输函数很复杂。感觉R3的上端
和R4的下端的node可能是问题所在。
【在 x****g 的大作中提到】
: 现实生活中，我不用gnd了，只有vdd和vss，
: 我这接法没错，咱谈谈正事吧
|
l**l
发帖数: 94 | 7 我猜可能是因为输出是两条通路相加，所以产生了零点，就跟最普通的双端输入单端输
出的放大器类似。 |
y**t
发帖数: 154 | |
x****g
发帖数: 2000 | 9 嗯，parasitic bjt
谢谢楼上几位，水木上有版友给帖了篇paper，
有个类似的问题，有个类似的表达式，带进去算起来大概在一个量级
http://att.newsmth.net/att.php?p.264.167096.720.PDF
不过我还是无法直观看出这个零点(或者说极点)，就先这样吧
【在 y**t 的大作中提到】
: 恩？Q1和Q2是bjt三极管么？PNP接地？
|
c****s
发帖数: 2487 | 10 这里存在电流反馈，R3和R4给电流路径中引入额外的反馈系数
如果你用独立的一个biasing线路给cascode设偏执可能分析起来就容易一些
我回头得好好列几个公式分析一下
不过类似的unbeloved极点在一个feedforward classAB里碰巧遇到过
【在 x****g 的大作中提到】
: 原理图如下，
: Razavi Fig 11.31b.
: 就是一个PTAT电流源，
: 现在考虑他的psrr，求指教点PSRR传输函数主零点的位置的表达式，
: power supply rejection在第二张图。dB20(Iout/Vdd),单位是dBS
: 我自已估计的零点位置跟仿真对不上，我看不出来这个零点是在哪个node产生的？
: 大虾能给个简单的表达式吗？类似1/RC LG之类的式子？
: 拜谢！
|
le
发帖数: 190 | 11 C is the Cgs of M7 and M8, R is the cadcode output resistance. Isn't it?
【在 x****g 的大作中提到】
: 原理图如下，
: Razavi Fig 11.31b.
: 就是一个PTAT电流源，
: 现在考虑他的psrr，求指教点PSRR传输函数主零点的位置的表达式，
: power supply rejection在第二张图。dB20(Iout/Vdd),单位是dBS
: 我自已估计的零点位置跟仿真对不上，我看不出来这个零点是在哪个node产生的？
: 大虾能给个简单的表达式吗？类似1/RC LG之类的式子？
: 拜谢！
|
m********e
发帖数: 585 | 12 Consider the right side: the node is at the gate of M7.Cgs of M7 and M8 is
in parallel of 1/gm(M8), and in series of R4, rds(M4), rds(M2), and R1. This
simple model will give you 1st zero and pole and they are close. that's why
it becomes flat at ~20Meg.
Similar for the left side.
【在 x****g 的大作中提到】
: 原理图如下，
: Razavi Fig 11.31b.
: 就是一个PTAT电流源，
: 现在考虑他的psrr，求指教点PSRR传输函数主零点的位置的表达式，
: power supply rejection在第二张图。dB20(Iout/Vdd),单位是dBS
: 我自已估计的零点位置跟仿真对不上，我看不出来这个零点是在哪个node产生的？
: 大虾能给个简单的表达式吗？类似1/RC LG之类的式子？
: 拜谢！
|
n***r
发帖数: 25 | 13 I think it's mainly because of the Cgd caps from M5 and M4. AC supply voltage variation will inject currents to Cgd5 and Cgd4 at high frequency, which results in the current density of Q1 and Q2 change.
you can try to add a very tiny cap accross gate and drain of M4 or M5. I guess you will see the zero frequency move.
【在 x****g 的大作中提到】
: 原理图如下，
: Razavi Fig 11.31b.
: 就是一个PTAT电流源，
: 现在考虑他的psrr，求指教点PSRR传输函数主零点的位置的表达式，
: power supply rejection在第二张图。dB20(Iout/Vdd),单位是dBS
: 我自已估计的零点位置跟仿真对不上，我看不出来这个零点是在哪个node产生的？
: 大虾能给个简单的表达式吗？类似1/RC LG之类的式子？
: 拜谢！
|
