由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - DFT compression问题
相关主题
from schematic to layout问个oscillator仿真的问题
gate-level simulation怎么在家里的windows下做电路仿真?
请问一个关于design_vision逻辑综合的问题请教如何做FPGA的门级功耗估计?
是不是现在中国还是不能完全设计单片机?spectre netlist
古怪的SPICE问题将verilog netlist导入SoC Encounter求助
问题求助:spectre, wavescan, netlist, current measurement等救个急,谁帮我跑跑这个电路
ASIC design frontend vs backend请教circuit simulation的两个问题
Cadence 里面的Graphic Interface是用什么软件写的?请教一个关于calibre lvs的问题
相关话题的讨论汇总
话题: dft话题: tetramax话题: 生成话题: rc
进入EE版参与讨论
1 (共1页)
r*****s
发帖数: 262
1
请问
如果用cadence的rc_compiler综合,并使用了dft compression。
生成的综合结果netlist可以用synopsys的tetramax atpg来生成测试向量吗?
谢谢
s********1
发帖数: 179
2
理论上是可以的,你把控制的compression 的逻辑都disable 掉。

【在 r*****s 的大作中提到】
: 请问
: 如果用cadence的rc_compiler综合,并使用了dft compression。
: 生成的综合结果netlist可以用synopsys的tetramax atpg来生成测试向量吗?
: 谢谢

r*****s
发帖数: 262
3
你的意思是
cadence的rc_compiler生成的compression逻辑,tetramax并不能
分析。是吗?
我知道rc_compiler生成的DFT without compression netlist是可以直接给
tetramax用的

【在 s********1 的大作中提到】
: 理论上是可以的,你把控制的compression 的逻辑都disable 掉。
s********1
发帖数: 179
4
对的。compression的控制各家都不一样。

【在 r*****s 的大作中提到】
: 你的意思是
: cadence的rc_compiler生成的compression逻辑,tetramax并不能
: 分析。是吗?
: 我知道rc_compiler生成的DFT without compression netlist是可以直接给
: tetramax用的

r*****s
发帖数: 262
5
谢谢

【在 s********1 的大作中提到】
: 对的。compression的控制各家都不一样。
1 (共1页)
进入EE版参与讨论
相关主题
请教一个关于calibre lvs的问题古怪的SPICE问题
How to generate HSPICE netlist from RTL code (or its synthesized netlist)?问题求助:spectre, wavescan, netlist, current measurement等
如何仿真spectre netlist?ASIC design frontend vs backend
Spice netlist和 Pspice netlist, Spectre netlist有哪些区别?Cadence 里面的Graphic Interface是用什么软件写的?
from schematic to layout问个oscillator仿真的问题
gate-level simulation怎么在家里的windows下做电路仿真?
请问一个关于design_vision逻辑综合的问题请教如何做FPGA的门级功耗估计?
是不是现在中国还是不能完全设计单片机?spectre netlist
相关话题的讨论汇总
话题: dft话题: tetramax话题: 生成话题: rc