由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 问个verilog阻塞和非阻塞的问题
相关主题
求助加讨论:面试时候问的Verilog题目问个关于芯片测试的问题
请教大家一个VHDL和VERILOG的问题Variable and signal which will be Updated first?
请教一个关于verilog delay的问题来了两个offer,求建议
Verilog vs VHDL诚心请教发展前景(数字电路设计方向)
请教一个verilog code关于同一公司的面试
verilog 的问题请高手帮我回答一个有关电器辐射测量的问题. (转载)
求助加讨论:verilog里面的blocking LHS time delay control外行问个FFT的问题
问个verilog语法的问题Re: VLSI and Cadence
相关话题的讨论汇总
话题: 阻塞话题: 时钟话题: blocking话题: 例子话题: so
进入EE版参与讨论
1 (共1页)
c*******t
发帖数: 1095
1
两个例子
1.
a=3
b=4
a<=a+b
c=a
是第一个时钟c是3,在第二个时钟c是7, 对么?
那么最终结果用非阻塞和阻塞是一样的吧?
第二个例子如图
到底有什么区别,我没看出来,难道a2永远不会变,除非有时钟? 请达人讲讲
谢谢
a*****u
发帖数: 157
2
你随便找个工具综合一下这么简单的程序,不就好了。
不要执迷于教材,相信实践。
a*****u
发帖数: 157
3
你要问的话,你应该把第一个例子要把程序给全,就这两句话,根本连时钟都没有哪里
的什么第一个时钟沿第二个时钟沿。
第二个例子,组合逻辑,跟时钟毫无关系。
c**l
发帖数: 159
4
I may be off since I haven't used it for a while.
There is a difference between blocking and nonblocking assignments.
For the simulator, blocking is evaluated and assigned sequentially, while
nonblocking is evaluated at the beginning of each step and assigned after
all blocking assignments.
So for 1, c = 3, a = 7.
For 2, the blocking statement is triggered when b changes. However, the
statement is delayed by 5. So the glitch won't be propagated, and everything else will. The one using
nonblockin

【在 c*******t 的大作中提到】
: 两个例子
: 1.
: a=3
: b=4
: a<=a+b
: c=a
: 是第一个时钟c是3,在第二个时钟c是7, 对么?
: 那么最终结果用非阻塞和阻塞是一样的吧?
: 第二个例子如图
: 到底有什么区别,我没看出来,难道a2永远不会变,除非有时钟? 请达人讲讲

w****8
发帖数: 33
5
两个例子
1.
a=3
b=4
a<=a+b
c=a
是第一个时钟c是3,在第二个时钟c是7, 对么?
那么最终结果用非阻塞和阻塞是一样的吧?
======================================
不知道你从哪儿搞的例子,
该例子只能用于智力测试,
没有实际意义,
所以不用关心。
======================================
第二个例子如图
到底有什么区别,我没看出来,难道a2永远不会变,除非有时钟? 请达人讲讲
=====
第二个例子同理,
只能用于仿真。
另外,
阻塞和非阻塞,
可以先看完定义及应用后,就会明白其应用的地方了。
1 (共1页)
进入EE版参与讨论
相关主题
Re: VLSI and Cadence请教一个verilog code
Re: 给推荐两本好书吧(VHDL/Verilog)verilog 的问题
Re: sigh, 一个搞communication的哥们也要被layoff了求助加讨论:verilog里面的blocking LHS time delay control
Re: VHDL vs. Verilog问个verilog语法的问题
求助加讨论:面试时候问的Verilog题目问个关于芯片测试的问题
请教大家一个VHDL和VERILOG的问题Variable and signal which will be Updated first?
请教一个关于verilog delay的问题来了两个offer,求建议
Verilog vs VHDL诚心请教发展前景(数字电路设计方向)
相关话题的讨论汇总
话题: 阻塞话题: 时钟话题: blocking话题: 例子话题: so