x****g
发帖数: 2000 | 1 op amp,
求高人点解
我原来以为gain peaking会引起类似的问题。
现在看也没有gain peaking.
我的phase dipping到37度，不过这个数字也不算太坏吧。
phase margin没到45度，不过也应该不是什么大问题，毕竟是corner。
高人们你们有没有见过类似的情况
我是一个3pole, 2 zero的系统
请看附图，非常苦恼中 |
h*******y
发帖数: 896 | 2 37度还马马虎虎，我注意到你那个tran的仿真是从500mV到540mV左右，可是你运行
ac仿真的时候，是在某一个电压值上做小信号分析的，不知道你得到的这个37度的
corner
对应的电压值是多少。所以如果你在ac仿真里用500mV和540mV分别仿真的话，可能会
发现会小于37度。
如果你的opamp对电压这么敏感，我猜你这个corner可能是电压小的时候的情况，你的
放大器里的MOS可能有headroom的问题，某些MOS可能不在饱和区了。 |
a******t
发帖数: 75 | 3 Opamp在大信号的情况下，DC bias 点不再是小信号分析时候的bias.
要准确的分析大信号情况下的phase margin，应该用PSS+PAC.
简单的分析stability，可以直接用transient step response。看response是不是有
ringing.
【在 x****g 的大作中提到】
: op amp,
: 求高人点解
: 我原来以为gain peaking会引起类似的问题。
: 现在看也没有gain peaking.
: 我的phase dipping到37度，不过这个数字也不算太坏吧。
: phase margin没到45度，不过也应该不是什么大问题，毕竟是corner。
: 高人们你们有没有见过类似的情况
: 我是一个3pole, 2 zero的系统
: 请看附图，非常苦恼中
|
x****g
发帖数: 2000 | 4 果然，把电压提高到2V就好了。
【在 h*******y 的大作中提到】
: 37度还马马虎虎，我注意到你那个tran的仿真是从500mV到540mV左右，可是你运行
: ac仿真的时候，是在某一个电压值上做小信号分析的，不知道你得到的这个37度的
: corner
: 对应的电压值是多少。所以如果你在ac仿真里用500mV和540mV分别仿真的话，可能会
: 发现会小于37度。
: 如果你的opamp对电压这么敏感，我猜你这个corner可能是电压小的时候的情况，你的
: 放大器里的MOS可能有headroom的问题，某些MOS可能不在饱和区了。
|
x****g
发帖数: 2000 | 5 谢谢，我试试看
【在 a******t 的大作中提到】
: Opamp在大信号的情况下，DC bias 点不再是小信号分析时候的bias.
: 要准确的分析大信号情况下的phase margin，应该用PSS+PAC.
: 简单的分析stability，可以直接用transient step response。看response是不是有
: ringing.
|
x****g
发帖数: 2000 | 6 发信问了下组里的其他人，想不到大过年的还有人立马给我回email。
有人说你试着从其他的地方break loop, multi-loop的情况可能不太一样。
正在尝试中....
多谢楼上两位回复，
【在 x****g 的大作中提到】
: op amp,
: 求高人点解
: 我原来以为gain peaking会引起类似的问题。
: 现在看也没有gain peaking.
: 我的phase dipping到37度，不过这个数字也不算太坏吧。
: phase margin没到45度，不过也应该不是什么大问题，毕竟是corner。
: 高人们你们有没有见过类似的情况
: 我是一个3pole, 2 zero的系统
: 请看附图，非常苦恼中
|
l****o
发帖数: 184 | 7 Hard working man!!
Past experience tells me definitely check DC oppoint under PVTs. |
b******b
发帖数: 21 | 8 There could be a local loop in the bias circuit. You might want to replace
it with an ideal source and run the transient again. |
x****g
发帖数: 2000 | 9 正如侠之大者所言，果然发现了一个通过bias的loop.
我的输出级有一个cascode的PMOS,这个cascode和上一级的PMOS cascode共用一个bias
voltage. 由于输出级很大，通过PMOS cascode的Cgd产生了一个通路。
Step response时，输出级的阶跃通过这个Cgd传回第一级，
在低电压的corner下，第一级的cascode关断了，然后振荡。。。。
oh, 我看以前看有书上讲放大器的第一级和第二级最好不要共用biasing circuitry,没
当回事。
这回遇到了。
【在 b******b 的大作中提到】
: There could be a local loop in the bias circuit. You might want to replace
: it with an ideal source and run the transient again.
|
s********n
发帖数: 319 | |
|
|
l****o
发帖数: 184 | 11 所以你如果不用一个bias circuit 问题就解决了？ |
x****g
发帖数: 2000 | 12 yes.
【在 l****o 的大作中提到】
: 所以你如果不用一个bias circuit 问题就解决了？
|
g****t
发帖数: 31659 | 13 收藏了,好贴!
thanks for sharing
正如侠之大者所言，果然发现了一个通过bias的loop.
我的输出级有一个cascode的PMOS,这个cascode和上一级的PMOS cascode共用一个bias
voltage. 由于输出级很大，通过PMOS cascode的Cgd产生了一个通路。
Step response时，输出级的阶跃通过这个Cgd传回第一级，
在低电压的corner下，第一级的cascode关断了，然后振荡。。。。
oh, 我看以前看有书上讲放大器的第一级和第二级最好不要共用biasing circuitry,没
当回事。
这回遇到了。
【在 x****g 的大作中提到】
: 正如侠之大者所言，果然发现了一个通过bias的loop.
: 我的输出级有一个cascode的PMOS,这个cascode和上一级的PMOS cascode共用一个bias
: voltage. 由于输出级很大，通过PMOS cascode的Cgd产生了一个通路。
: Step response时，输出级的阶跃通过这个Cgd传回第一级，
: 在低电压的corner下，第一级的cascode关断了，然后振荡。。。。
: oh, 我看以前看有书上讲放大器的第一级和第二级最好不要共用biasing circuitry,没
: 当回事。
: 这回遇到了。
|
x****g
发帖数: 2000 | 14 op amp,
求高人点解
我原来以为gain peaking会引起类似的问题。
现在看也没有gain peaking.
我的phase dipping到37度，不过这个数字也不算太坏吧。
phase margin没到45度，不过也应该不是什么大问题，毕竟是corner。
高人们你们有没有见过类似的情况
我是一个3pole, 2 zero的系统
请看附图，非常苦恼中 |
h*******y
发帖数: 896 | 15 37度还马马虎虎，我注意到你那个tran的仿真是从500mV到540mV左右，可是你运行
ac仿真的时候，是在某一个电压值上做小信号分析的，不知道你得到的这个37度的
corner
对应的电压值是多少。所以如果你在ac仿真里用500mV和540mV分别仿真的话，可能会
发现会小于37度。
如果你的opamp对电压这么敏感，我猜你这个corner可能是电压小的时候的情况，你的
放大器里的MOS可能有headroom的问题，某些MOS可能不在饱和区了。 |
a******t
发帖数: 75 | 16 Opamp在大信号的情况下，DC bias 点不再是小信号分析时候的bias.
要准确的分析大信号情况下的phase margin，应该用PSS+PAC.
简单的分析stability，可以直接用transient step response。看response是不是有
ringing.
【在 x****g 的大作中提到】
: op amp,
: 求高人点解
: 我原来以为gain peaking会引起类似的问题。
: 现在看也没有gain peaking.
: 我的phase dipping到37度，不过这个数字也不算太坏吧。
: phase margin没到45度，不过也应该不是什么大问题，毕竟是corner。
: 高人们你们有没有见过类似的情况
: 我是一个3pole, 2 zero的系统
: 请看附图，非常苦恼中
|
x****g
发帖数: 2000 | 17 果然，把电压提高到2V就好了。
【在 h*******y 的大作中提到】
: 37度还马马虎虎，我注意到你那个tran的仿真是从500mV到540mV左右，可是你运行
: ac仿真的时候，是在某一个电压值上做小信号分析的，不知道你得到的这个37度的
: corner
: 对应的电压值是多少。所以如果你在ac仿真里用500mV和540mV分别仿真的话，可能会
: 发现会小于37度。
: 如果你的opamp对电压这么敏感，我猜你这个corner可能是电压小的时候的情况，你的
: 放大器里的MOS可能有headroom的问题，某些MOS可能不在饱和区了。
|
x****g
发帖数: 2000 | 18 谢谢，我试试看
【在 a******t 的大作中提到】
: Opamp在大信号的情况下，DC bias 点不再是小信号分析时候的bias.
: 要准确的分析大信号情况下的phase margin，应该用PSS+PAC.
: 简单的分析stability，可以直接用transient step response。看response是不是有
: ringing.
|
x****g
发帖数: 2000 | 19 发信问了下组里的其他人，想不到大过年的还有人立马给我回email。
有人说你试着从其他的地方break loop, multi-loop的情况可能不太一样。
正在尝试中....
多谢楼上两位回复，
【在 x****g 的大作中提到】
: op amp,
: 求高人点解
: 我原来以为gain peaking会引起类似的问题。
: 现在看也没有gain peaking.
: 我的phase dipping到37度，不过这个数字也不算太坏吧。
: phase margin没到45度，不过也应该不是什么大问题，毕竟是corner。
: 高人们你们有没有见过类似的情况
: 我是一个3pole, 2 zero的系统
: 请看附图，非常苦恼中
|
l****o
发帖数: 184 | 20 Hard working man!!
Past experience tells me definitely check DC oppoint under PVTs. |
|
|
b******b
发帖数: 21 | 21 There could be a local loop in the bias circuit. You might want to replace
it with an ideal source and run the transient again. |
x****g
发帖数: 2000 | 22 正如侠之大者所言，果然发现了一个通过bias的loop.
我的输出级有一个cascode的PMOS,这个cascode和上一级的PMOS cascode共用一个bias
voltage. 由于输出级很大，通过PMOS cascode的Cgd产生了一个通路。
Step response时，输出级的阶跃通过这个Cgd传回第一级，
在低电压的corner下，第一级的cascode关断了，然后振荡。。。。
oh, 我看以前看有书上讲放大器的第一级和第二级最好不要共用biasing circuitry,没
当回事。
这回遇到了。
【在 b******b 的大作中提到】
: There could be a local loop in the bias circuit. You might want to replace
: it with an ideal source and run the transient again.
|
l****o
发帖数: 184 | 23 所以你如果不用一个bias circuit 问题就解决了？ |
x****g
发帖数: 2000 | 24 yes.
【在 l****o 的大作中提到】
: 所以你如果不用一个bias circuit 问题就解决了？
|
g****t
发帖数: 31659 | 25 收藏了,好贴!
thanks for sharing
正如侠之大者所言，果然发现了一个通过bias的loop.
我的输出级有一个cascode的PMOS,这个cascode和上一级的PMOS cascode共用一个bias
voltage. 由于输出级很大，通过PMOS cascode的Cgd产生了一个通路。
Step response时，输出级的阶跃通过这个Cgd传回第一级，
在低电压的corner下，第一级的cascode关断了，然后振荡。。。。
oh, 我看以前看有书上讲放大器的第一级和第二级最好不要共用biasing circuitry,没
当回事。
这回遇到了。
【在 x****g 的大作中提到】
: 正如侠之大者所言，果然发现了一个通过bias的loop.
: 我的输出级有一个cascode的PMOS,这个cascode和上一级的PMOS cascode共用一个bias
: voltage. 由于输出级很大，通过PMOS cascode的Cgd产生了一个通路。
: Step response时，输出级的阶跃通过这个Cgd传回第一级，
: 在低电压的corner下，第一级的cascode关断了，然后振荡。。。。
: oh, 我看以前看有书上讲放大器的第一级和第二级最好不要共用biasing circuitry,没
: 当回事。
: 这回遇到了。
|
s****2
发帖数: 921 | |
w*****s
发帖数: 433 | |
t**y
发帖数: 466 | 28 没看太懂 第一级如果关断 回路至少loop gain很小或没有 怎么会低压反而启振
bias
【在 x****g 的大作中提到】
: 正如侠之大者所言，果然发现了一个通过bias的loop.
: 我的输出级有一个cascode的PMOS,这个cascode和上一级的PMOS cascode共用一个bias
: voltage. 由于输出级很大，通过PMOS cascode的Cgd产生了一个通路。
: Step response时，输出级的阶跃通过这个Cgd传回第一级，
: 在低电压的corner下，第一级的cascode关断了，然后振荡。。。。
: oh, 我看以前看有书上讲放大器的第一级和第二级最好不要共用biasing circuitry,没
: 当回事。
: 这回遇到了。
|
