e*******s
发帖数: 147 | 1 各位牛人哥哥姐姐大家好！
我是刚毕业的硕士，人在湾区，但不介意relocation,有过一年的美国大公司实习经验
，想找一下Digital ASIC的职位，Design， Verification，Validation，Application
我都愿意做，恳求各位牛人哥哥姐姐内推一下，不胜感激！
下面是我的skill set，请站内联系或邮件[email protected]
/* */
我知道不能白白让您帮忙，如果合适的话，事成之后我送您500～1000刀的礼物作为感
谢！
SKILL-SET
Specialties: ASIC Digital Design, Verilog (RTL) Coding, C/C++, PERL/TCL/
Python, SystemVerilog
STA: Timing model generation, Static Timing Analysis, Timing Closure, Power
and clock distribution, Set-up and Hold, Timing Fix
Backend design: Synthesis, SPICE model extraction, Floorplanning, Place and
route, CTS, RC delay extraction and correlation, Layout
Verification: Device and circuit simulation, Hardware validation, Test
structure development, self-checking test suites, Equivalence checking, DFT,
Block level Verification, Unit and System verification, Code coverage
analysis, Test bench development
Tools: Cadence, Synopsis, VCS, PrimeTime, Quartus, ModelSim,SPICE/HSPICE | H******d
发帖数: 98 | 2 LZ技能加点犀利啊！
祝愿offer多多
Application
/* */
【在 e*******s 的大作中提到】
: 各位牛人哥哥姐姐大家好！
: 我是刚毕业的硕士，人在湾区，但不介意relocation,有过一年的美国大公司实习经验
: ，想找一下Digital ASIC的职位，Design， Verification，Validation，Application
: 我都愿意做，恳求各位牛人哥哥姐姐内推一下，不胜感激！
: 下面是我的skill set，请站内联系或邮件[email protected]
: /* */
: 我知道不能白白让您帮忙，如果合适的话，事成之后我送您500～1000刀的礼物作为感
: 谢！
: SKILL-SET
: Specialties: ASIC Digital Design, Verilog (RTL) Coding, C/C++, PERL/TCL/
| e*******s
发帖数: 147 | 3 多谢！
【在 H******d 的大作中提到】
: LZ技能加点犀利啊！
: 祝愿offer多多
:
: Application
: /* */
| c***4
发帖数: 57 | 4 send me resume to have a look? | e*******s
发帖数: 147 | 5 多谢前辈的帮忙，已经站内您了！
【在 c***4 的大作中提到】
: send me resume to have a look?
| H******d
发帖数: 98 | 6 话说你可以试一下Apple
【在 e*******s 的大作中提到】
: 多谢！
|
|
